首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 乘法器

使用模擬乘法器的同步解調與基于開關的乘法器

  • 在之前的文章中，我們了解了同步解調技術的基礎知識。該技術有助于測量隱藏在閃爍噪聲中的低頻信號。它試圖以比電路的 1/f 拐角頻率高得多的頻率運行電路，以便閃爍噪聲不再是限制因素。在之前的文章中，我們了解了同步解調技術的基礎知識。該技術有助于測量隱藏在閃爍噪聲中的低頻信號。它試圖以比電路的 1/f 拐角頻率高得多的頻率運行電路，以便閃爍噪聲不再是限制因素。同步解調技術可以使用模擬乘法器或基于開關的乘法器來實現(xiàn)。從實現(xiàn)的角度來看，基于開關的乘法更方便。在本文中，我們將探討使用此類乘法器的優(yōu)缺點。使用模擬乘法器
  • 關鍵字： 乘法器  

基于嵌入式算法容噪技術的低功耗近似乘法器

  • 　　何?進，衣溪琳，張子驥，賀雅娟（電子科技大學?電子科學與工程學院，四川?成都?610054）　　摘?要:本文提出一種可靠的低功耗近似乘法器設計方案，該方案基于嵌入式算法容噪技術，并且通過閾值的合理選擇簡化了傳統(tǒng)嵌入式容噪方案中的檢錯糾錯模塊。我們根據這樣的思路基于SMIC 180 nm工藝設計了相應的8比特乘8比特的近似乘法器。該乘法器在450 MHz的工作頻率最低可以工作在1.2 V的電源電壓下。與傳統(tǒng)的陣列乘法器相比，在相同的工作頻率和MSE條件下，傳統(tǒng)乘法器可以工作在1.6 V左右，該乘法器可以
  • 關鍵字： 201908  低功耗  低壓  乘法器  算法容噪技術  閾值選擇  

一種基于存儲的乘法器查找表的近似優(yōu)化方法

  • 　　萬晨雨，賀雅娟　?。娮涌萍即髮W電子科學與工程學院，成都 610054)　　摘要：本文提出了一種近似高輸入結果存儲(approximate-most-significant-multiple-storage, AMMS)的查找表(LUT)優(yōu)化方法。該方法利用移位操作來替代部分存儲，并將存儲內容進行截位使存儲位寬縮減，對基于存儲的乘法器中的查找表進行了優(yōu)化。該方法在一個mm位的乘法器中，可以將查找表的規(guī)?？s減至傳統(tǒng)存儲方法的1/4，并明顯改善乘法器的面積延遲積(ADP)，不過與此同時，該方法也因截位而產
  • 關鍵字： 201907  存儲  乘法器  優(yōu)化  

基于絕熱邏輯的低功耗乘法器電路設計方案

  • 過去的40年中，MOS器件尺寸的持續(xù)縮小一直是促進半導體工業(yè)發(fā)展的動力。人們可以在越來越小的芯片上實現(xiàn)越來越復雜的功能，并且芯片的價格不斷下降，使得各種便攜式產品如筆記本電腦、筆跡識別儀。
  • 關鍵字： 絕熱邏輯  低功耗  乘法器  

數(shù)字圖像倍焦系統(tǒng)設計與實現(xiàn)綜合實例之：系統(tǒng)工作原理分析

  • 如前所述，本系統(tǒng)主要完成對輸入視頻圖像的兩倍放大。圖像的放大主要是通過插值算法來實現(xiàn)的，下面詳細分析如何應用雙線性插值算法來實現(xiàn)倍焦功能。
  • 關鍵字： 數(shù)字圖像倍焦系統(tǒng)  乘法器  FPGA  

采用乘法器的可變環(huán)寬比較器電路圖

使用跨導運算放大器的乘法器除法器

為什么不能將乘法器用作調制器或混頻器？

  • 為什么不能將乘法器用作調制器或混頻器?它們不是一回事嗎?并非如此，了解它們之間的區(qū)別十分重要。乘法器有兩個模擬輸入，輸出與兩個輸入幅度的乘積成比例。VOUT = K times; VIN1 times; VIN2其中，K是維數(shù)為1/V的
  • 關鍵字： 乘法器    調制器    混頻器  

FPGA基礎知識及其工作原理

  • 高端設計工具為少有甚是沒有硬件設計技術的工程師和科學家提供現(xiàn)場可編程門陣列(FPGA)。無論你使用圖形化設計程序，ANSI C語言還是VHDL語言，如此復雜的合成工藝會不禁讓人去想FPGA真實的運作情況。在這個芯片中的
  • 關鍵字： FPGA    乘法器    觸發(fā)器    DSP    RAM  

乘法器與調制器

  • 電子產品世界,為電子工程師提供全面的電子產品信息和行業(yè)解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
  • 關鍵字： 調制器  乘法器  信號頻帶  諧波  基波  

采用靜態(tài)CMOS和單相能量回收電路的乘法器電路設計

  • O 引言　　電路中的功率消耗源主要有以下幾種：由邏輯轉換引起的邏輯門對負載電容充、放電引起的功率消耗;由邏輯門中瞬時短路電流引起的功率消耗;由器件的漏電流引起的消耗，并且每引進一次新的制造技術會導致漏電流
  • 關鍵字： CMOS  單相  乘法器  能量回收  

基于改進的布斯算法FPGA嵌入式18×18乘法器

  • 摘要：設計了一款嵌入FPGA的乘法器，該乘法器能夠滿足兩個18 b有符號或17 b無符號數(shù)的乘法運算。該設計基于改進的布斯算法，提出了一種新的布斯譯碼和部分積結構，并對9-2壓縮樹和超前進位加法器進行了優(yōu)化。該乘法器
  • 關鍵字： FPGA  算法  嵌入式  乘法器    

脈沖-寬度-高度調制乘法器原理分析

  • 脈沖-寬度-高度調制乘法器雙稱為時間分割乘法器。這類乘法器電路原理圖如圖5.4-24A所示。圖中，三角波電壓UT和模擬輸入電壓UY相加，然后通過零電平比較器，得到不對稱方波控制電壓U2。U2的工作周期取決于UY的大小和極
  • 關鍵字： 脈沖  調制  乘法器  分析    

測量高頻PWM實時功率的乘法器電路

  • 除了瞬時功率外，平均和RMS功率值也是非常重要的。所有全模擬電路可以實現(xiàn)這些指標的測量。對于電機或伺服器這些需要精確監(jiān)視或調節(jié)負載耗散功率的產品來說，可以通過計算負載電壓和電流的乘積來測量實際功率。但如果
  • 關鍵字： PWM  測量  高頻  乘法器    

高頻四象限電流乘法器電路設計

  • 本文提出了一種高頻四象限電流乘法器。該乘法器電路結構對稱。提出的乘法器電路工作在±1．18 V的電源電壓下 ...
  • 關鍵字： 高頻  四象  限電流  乘法器  
共37條 1/3 1 2 3 »

乘法器介紹

　　乘法器 　　乘法器（multiplier）是一種完成兩個互不相關的模擬信號相乘作用的電子器件。它可以將兩個二進制數(shù)相乘。它是由更基本的加法器組成的。 　　目錄 　　1簡介 　　2作用 　　3類型 　　·模擬乘法器 　　·硬件乘法器 　　1簡介 　　乘法器（multiplier）可以通過使用一系列計算機算數(shù)技術來實現(xiàn)。大多數(shù)的技術涉及了對部分積（partial product） [ 查看詳細 ]

熱門主題

乘法器    樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473